帮我解读下面的程序vhdl.找出错误

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity clock_24 is
port(clk1kHz,clk2kHz,clk5Hz,s_h,s_m,s_s,tr_24to12:in std_logic;
led_s1,led_s2,led_s3,led0,led1,led2,led3,led4,led5,led6,led7,sound:out std_logic);
end clock_24;
architecture behav of clock_24 is
component s_counter60
port(clk:in std_logic;
bcd10,bcd1:buffer std_logic_vector(3 downto 0);
preset:in std_logic;
co:out std_logic);
end component;

component t_counter24
port (clk:in std_logic;
bcd10,bcd1:buffer std_logic_vector(3 downto 0));
end component;

component display
port(din0,din1,din2,din3,din4,din5:in std_logic_vector(3 downto 0);
clk:in std_logic;
led_sa,led_sb,led_sc:out std_logic;
led_a,led_b,led_c,led_d,led_e,led_f,led_g,led_dp:out std_logic);
end component;

component t_div5
port (clk

找高手帮身为大学生的我设计一个VHDL程序～～～～本人在此先谢谢了！！！！ 高手们帮我解读一下下面的,源码 谢谢 谁帮我解读下面C#代码的含义？ 哪位大侠帮我编一个彩灯控制的VHDL程序,急~~ EDA的VHDL彩灯程序 J2ME程序分析,有高手能帮我解读一下的代码吗？谢谢了 哪个能不能帮我解读一个程序呀,? 谁能帮我修改一下这个VHDL程序？ 帮我解读一下我的生辰八字`` 帮我解读我的爱