数字频率计的设计

来源:百度知道 编辑:UC知道 时间:2024/06/23 04:14:39
二、数字频率计的设计
任务书
1、 简要说明:
根据频率计的测频原理,按照测频量程需要,选择合适的时基信号即闸门时间,对输入被测信号进行计数,实现测频的目的。
2、 任务和要求:
设计一个3位十进制数字显示的数字式频率计,其频率测量范围在1MHz内。量程分为10kHz、100kHz和1MHz三挡,即最大读数分别为9.99 kHz、99.9 kHz和999 kHz。这里要求量程能够自动转换,具体要求如下:
① 当读数大于999时,频率计处于超量程状态,下一次测量时,量程自动增大1档;
② 当读数小于099时,频率计处于欠量程状态,下一次测量时,量程自动减小1档;
③ 当超过频率测量范围时,显示器溢出;
④ 采用记忆显示方式即计数过程中不显示数据,待计数过程结束后,显示测频结果,并将此显示结果保持到下次计数结束、显示时间不短于1s;
⑤ 小数点位置随量程变化自动移位;
⑥ 选做:增加测周期功能(量程为1ms、10ms、100ms三档,即最大读书为9.99ms,99.9ms和999ms)

用MAX-PLUSII或能实现的程序或者QUARTUS实现,好了追加100分,C语言的不行啊!用verilog HDL语言写。尽量详细些,最好是以报告或论文的形式。程序要有注释
要有图,图要用MAX-PLUSII画的,可以把整个设计发到我邮箱,sunweitop@gmail.com,好了追分,人在江湖混,说话准算话,谢谢各位大虾

很久之前做过“等精度数字频率计”
把一点截图和报告发到你的邮箱了
你看需要的话先给分 我好把程序发给你

让我相信你说话算话的前提是 你要相信我说话算话,你都不相信我说话算话,又如何让我相信你会说话算话?所以分先拿来 !

呵呵,这种我会做,但是很费时间的,有偿的话可以给你做