电子器件 74LS193的作用

74LS193是双时钟4位二进制同步可逆计数器。
74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。在RD=0、LD＝1的条件下，作加计数时,令CPD＝1,计数脉冲从CPU输入；作减计数时，令CPU＝1，计数脉冲从CPD输入。此外，74LS193还具有异步清零和异步预置数的功能。当清零信号RD＝1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当RD＝0,LD＝0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD端，称为异步预置数。

74LS193的功能表
清零 预置 时钟 预置数据输入 输出
RD LD CPU CPD A B C D QA QB QC QD
H × × × × × × × L L L L
L L × × A B C D A B C D
L H ↑ H × × × × 加计数
L H H ↑ × × × × 减计数