请问:上、下拉电阻的工作原理是？

通过上、下拉电阻，将该点电位牵制到VDD或VSS，实际上，上、下拉电阻可以理解为导线，因为这点的输入阻抗应大于上、下拉电阻的阻值，才可以被拉的。

一般情况下 ， I/O 口内部都有 一个内部晶体管，在外部加上上拉电阻可以保证为正确的电平逻辑！