multisim和modelsim有什么区别

来源:百度知道 编辑:UC知道 时间:2024/06/05 17:50:13
我只知道modelsim是用来仿真的,但好像从网上看了下,multisim也可以用来仿真,请高手说一说两者之间的区别。

Multisim是加拿大图像交互技术公司(Interactive Image Technoligics简称IIT公司)推出的以Windows为基础的仿真工具,适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式,具有丰富的仿真分析能力。
  工程师们可以使用Multisim交互式地搭建电路原理图,并对电路行为进行仿真。Multisim提炼了SPICE仿真的复杂内容,这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计,这也使其更适合电子学教育。通过Multisim和虚拟仪器技术,PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。

  Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。
  主要特点:
  • RTL和门级优化,本地编译结构,编译仿真速度快,跨平台跨版本仿真;
  • 单内核VHDL和Verilog混合仿真;
  • 源代码模版和助手,项目管理;
  • 集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能;
  • C和Tcl/Tk接口,C调试;
  • 对SystemC的直接支持,和HDL任意混合
  • 支持SystemVerilog的设计功能;
  • 对系统级描述语言的最全面支持,SystemVerilog, SystemC, PSL;
  • ASIC Sign off。