UC知道quartus8.1不能生成sof下载文件
来源：百度知道 编辑：UC知道 时间：2024/05/14 17:18:32
用verilog写的32位四路选择器：
module Mux_4_32_case(mux_out,data_3,data_2,data_1,data_0,select,enable);
output [31:0] mux_out;
input [31:0] data_3,data_2,data_1,data_0;
input [1:0] select;
input enable;
reg [31:0] mux_int;
assign mux_out=enable?mux_int:32'bz;
always @(data_3 or data_2 or data_1 or data_0 or select)
case (select)
0: mux_int=data_0;
1: mux_int=data_1;
2: mux_int=data_2;
3: mux_int=data_3;
default: mux_int=32'bx;
endcase
endmodule
全编译都很成功，也没有警告。就是还有在仿真的时候也有很严重的毛刺现象不知道怎么解决，我是刚学verilog和使用quartus的，前高人指教。
可是想下载到FPGA的时候发现居然没有生成sof文件，很是奇怪，别的程序编译后都自动生成sof下载文件的。我确定的是quartus8.1破解好的全功能版，软件没有问题。
module Mux_4_32_case(mux_out,data_3,data_2,data_1,data_0,select,enable);
output [31:0] mux_out;
input [31:0] data_3,data_2,data_1,data_0;
input [1:0] select;
input enable;
reg [31:0] mux_int;
assign mux_out=enable?mux_int:32'bz;
always @(data_3 or data_2 or data_1 or data_0 or select)
case (select)
0: mux_int=data_0;
1: mux_int=data_1;
2: mux_int=data_2;
3: mux_int=data_3;
default: mux_int=32'bx;
endcase
endmodule
全编译都很成功，也没有警告。就是还有在仿真的时候也有很严重的毛刺现象不知道怎么解决，我是刚学verilog和使用quartus的，前高人指教。
可是想下载到FPGA的时候发现居然没有生成sof文件，很是奇怪，别的程序编译后都自动生成sof下载文件的。我确定的是quartus8.1破解好的全功能版，软件没有问题。
assignments--device--device and pin iptions,在Configuration选项卡，钩上Use configuration device并选择你使用的配置芯片。。。我用的8.0版，设置可能会有不同。
还有你检查下有没有生成POF文件？如果没有就可能是破解问题。
时候看见好AKJ