我常听到设计FPGA的人说时序是认为地设计出来的，为什么？

是华为的一句话,原话是说时序是设计出来的,不是调出来的,更不是凑出来的.
这句话就是说要在工程的初期对系统做好规划,不要在后期出现问题,问题越晚出现,要做的改动就越大,越耽误时间,会影响系统运行和性能甚至失败.

问题不清