UC知道multisim中timestep too small的问题，急求！！！
来源：百度知道 编辑：UC知道 时间：2024/06/19 20:33:10
小弟用multisim做的仿真，总是出现timestep too small，
| | TRAN: Timestep too small; initial timepoint: trouble with (dledseg:xu4) d1:xu4
| | doAnalyses: timestep too small
有人说在里面放一个信号发生器，我要将频率改成1GHz才可以，而且改完之后原有的正常电路也不正常了，急求解决对策！！！要对策，不要原理，急！！急！！急！！！我用的multisim9
| | TRAN: Timestep too small; initial timepoint: trouble with (dledseg:xu4) d1:xu4
| | doAnalyses: timestep too small
有人说在里面放一个信号发生器，我要将频率改成1GHz才可以，而且改完之后原有的正常电路也不正常了，急求解决对策！！！要对策，不要原理，急！！急！！急！！！我用的multisim9
楼主是“脉冲源”那块没有弄好，可以用一个函数信号发生器，指定输出为矩形脉冲，频率设为1hz每秒差不多，不可能是1Ghz(想想要是那么快，数码管可能转换的那么快吗？）
不懂你为什么用开关做CLK
你把它换成方波信号源试试
信号源本身可以代替开关。