关于verilog的时序问题

来源：百度知道 编辑：UC知道 时间：2024/05/09 17:01:46
1.前几天刚刚接触quartus和verilog语言，手边也没什么像样的教材。麻烦网友们推荐一本。
2.问一下verilog的执行时序是什么样的，fork是并行的，always begin是依次执行的吗？还有我在用类似c的赋值语句num=num+1的时候会警告：不同位的数据赋给了左变的值（我事先已经用reg[7：0]确定了位数了）
3.关于延时，是for语句循环延时吗，还是#+num延时？

1.教材我觉得吧，自己上网找适合自己的。比如我自己就喜欢例子比较多的书，有的人喜欢讲原理多的。你自己喜欢那一种就选那一种。

2.fork是并行，begin 是串行。 那个赋值的警告是因为你没有指定“1”的位数，默认为32位了。

3.在实际综合出来以后，这两个都不能延时。一般延时的话都是用一个时钟来控制，建议你多看看别人写的代码或者例子。 学习Verilog要记住，你写的语言描述的是一个电路，这是与其他的编程语言最大的不同。