verilog hdl 中case() casez() casex（）有什么区别呢？

来源：百度知道编辑：UC知道时间：2024/05/24 06:17:36

casez,和casex是指除了正常的0,1电平外还包含高阻态(Z)和不确定信号(X)两种情况.
只能写测试程序用,实际的电路是综合不出来的.

casez语句用来处理不考虑高阻态z的比较过程
casex语句用来处理不考虑高阻值和不定值的情况

verilog HDL针对电路的特性提供了case语句的其他两种形式，即casez和casex，这可以用来处理比较过程中不必考虑是情况。其中casez语句用来处理不必考虑高阻z的比较过程，casex语句则将高阻值和不定值都视为不必关心的情况。所谓不必关心的情况，就是在表达式进行比较时，不将该位的状态考虑在内。还不明白的话，看一下他们的真值表就清楚了

Verilog HDL 和 VHDL verilog hdl仿真 Verilog HDL中怎么让块语句顺序执行？有谁会VERILOG HDL语言？用Verilog HDL描述的8分频器关于EDA设计,用Verilog HDL语言如何用Verilog HDL语言实现Viterbi算法？怎么用maxplusII来编译仿真verilog-hdl 哪位前辈给我推荐一本verilog hdl方面比较权威的书求Verilog HDL和FPGA资料免费下载的网址，高手帮忙！