quartus 层次化设计

来源：百度知道 编辑：UC知道 时间：2024/06/18 03:11:32
我想问一下quartus的层次化设计改怎么设计，例如我想做个一位全加器，我写了一个或门，再写了一个半位全加器，然后我想用这两个拼成一个全加器电路。（潘松里的例题），我是先写半加器h_add，然后保存的时候它提示说建一个工程，我也建了，工程名字还是h_add，然后我这个工程里再新建一个VHDL写或门（or2），然后编译就不行了，它说名字与先前的不符，被忽略。貌似就这意思。这样要怎么解决。到后来我是建两个工程。（半加器和或门各一个）然后编译完我再生成两个.bsf文件。再在一个新的文件夹里新建一个VHDL写全加器，后保存建工程。再把那两个.bsf文件拷到全加器工程目录下，这样也不行。那位能否详细地写下过程。麻烦了，如果你是复制一大堆没用的就不用这么麻烦了。我这次是20分，答案我满意的话我再加30！我分不多。。。

如果要用自己写的这两个程序建立全加器，还要写一个主程序用component调用这两个程序而且要用port map 语句把进出的管脚连线说明白，之后用这三个程序建工程 也可以 先写half_adder,编译通过之后点file->create/update->create symbol file for current file,变成符号元件存盘之后，之后新建原理图文件(file->new->block diagram/schematic file)调用元件库中的or2和half_adder,连线保存，以这个文件建立工程编译，应该能行，或者写两个vhdl文件，half_adder和full_adder，full_adder中用component调用half_adder,用这两个文件建工程然后编译

如果要实现层次化设计，你先建一个工程和平时一样的 写好后编译后再在File中选择Create/Update 下拉菜单中选择第二个 它会把程序打包成为一个元件形式的模块；在新建一个项目，路径不变 系统会弹出一个对话框 “该目录已有项目问你是否更换路径”选否 后面的和前面的一样 ；最后照到上面的步骤新建一个原理图编辑图纸 在project中就有你的全加器和或门了 像连元件一样连接起来就是了 绑引脚和平时一样