UC知道多余的与非门的输入端如何处理？
来源：百度知道 编辑：UC知道 时间：2024/05/30 03:46:25
在做门电路的逻辑功能测试时，多余的与非门的输入端如何处理？为什么？
多余的与非门的输入端输入高电平信号．
由与非门逻辑计算：
----
A*B
取A为多余端，输入高电平（逻辑量1），则B低电平时，输出高电平
当B高电平时，输出低电平．
若A为多余端，输入低电平（逻辑量0）,则无论B为高电平还是低电平，输出均为高电平，无法判断．
UC知道是一部内容开放、自由的互动网络百科全书
客观、专业、权威的知识性百科全书
来源：百度知道 编辑：UC知道 时间：2024/05/30 03:46:25
多余的与非门的输入端输入高电平信号．
由与非门逻辑计算：
----
A*B
取A为多余端，输入高电平（逻辑量1），则B低电平时，输出高电平
当B高电平时，输出低电平．
若A为多余端，输入低电平（逻辑量0）,则无论B为高电平还是低电平，输出均为高电平，无法判断．