信号与系统：理想的内插不能物理实现的原因

超前进位加法器一种通用的优化设计。结构优化设计主要实现高速，逻辑优化变换主要目的是低功耗，但面积和延迟都有一定的增加，基于晶体管的单元电路优化设计既减小延时又减小管子数目（面积），三个层次的设计相互配合、弥补，综合考虑速度、功耗和面积三要素，达到整体的优化设计。运用这种设计方法，本文设计了一个13位和一个88位的超前进位加法器，分别应用于某国产微处理器的浮点乘法器的阶码比较电路以及尾数部分积的伪和与进位求和电路中。

本方法简单有效，适用于4位以上任意位的CLA设计。为了降低功耗和面积，还进行了基于晶体管级的优化设计，设计出高速低功耗小面积的单元电路。基于晶体管设计是相对于基于单元、宏模块设计而言的，在硬lP设计中被广泛使用，其目的是谋求更高的优化程度。国际上很少有作为IP的微处理器、CPU是综合出来的，其原因也正是于此。第三代EDA工具对提高ASIC设能力功不可没，为缩短TTM (time to market)发挥了重要作用，但其设计往往不能达到最优。更有挑战性的工作是：结合基于晶体管级的设计方法，充分利用CMOS电路设计现有的研究成果，利用目前逻辑综合不能实现的结构如传输门逻辑、TSPC、旁路线或等，同时考虑速度、面积和功耗，在电路、晶体管尺寸和版图三方面同步进行优化，建立低功耗小面积的标准单元库，使专用的综合优化工具应用更为广泛。