VHDL语言描述分频器

在源代码中完成对时钟信号CLK的2分频，4分频，8分频，16分频。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY clkdiv IS
PORT(clk : IN STD_LOGIC;
clk_div2 : OUT STD_LOGIC;
clk_div4 : OUT STD_LOGIC;
clk_div8 : OUT STD_LOGIC;
clk_div16 : OUT STD_LOGIC);
END clk_div;

ARCHITECTURE rtl OF clk_div IS
SIGNAL count : STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
PROCESS(clk)
BEGIN
IF (clk’event AND clk=’1’) THEN
IF(count=”1111”) THEN
Count <= (OTHERS =>’0’);
ELSE
Count <= count +1;
END IF ;
END IF ;
END PROCESS;

clk_div2 <= count(0);
clk_div4 <= count(1);
clk_div8 <= count(2);
clk_div16 <= count(3);
END rtl;

中的进程部分

VHDL语言描述分频器 关于VHDL硬件描述语言 vhdl信号描述 [急][在线等]高分求2位二进制数乘法器的VHDL语言描述 VHDL是不是嵌入式语言 VHDL语言求救 VHDL语言中的疑问 VHDL语言编程问题？ 用Verilog HDL描述的8分频器 怎么用VHDL描述减法器？