关于HDL综合器的问题

来源：百度知道 编辑：UC知道 时间：2024/06/05 03:33:36
我想把编好的VHDL程序转化成电路图，请问以下几个问题：
1、我了解到的HDL综合器有
Synopsys公司的FPGA Compiler II， DC-FPGA
Synplicity公司的Synplify Pro
Mentor公司的Leonardo Spectrum
等
请问以上哪个HDL综合器比较常用或好用一点，或者推荐一款常用的

2、综合器是不是只生成EDIF格式文件(.edf)？生成的电路图用什么软件打开观看？

3、软件有汉化版的吗？（估计没啥希望）

请用过的朋友介绍一下 谢谢

1.我用过ISE的,可以直接查看电路图,非常好用,直接建一个工程,双击,到最后点VIEW XXX就行了.

2.不只是生成这个文件 ,当然,不同的综合工具也生成不同的文件 ..

3.没有.