电脑cpu p3 p4 奔腾D 赛扬d等等都是怎么分别的????

P3 与P4他们之间采用不同的内部结构,

先来介绍P4的吧,其实现在国际上以INTER 和AMD公司的CPU还不错,p4的采用了很多指令集,如MMX,SSE2,等,但INTER公司是为了适应底端市场,而把成本降底,制造出赛扬.为的就是与AMD竞争,
具体再给你详细介绍些:
深管线——处理器最重要的管线之一，分支预报和防御管线在Pentium 4中是20个进程的深度，这整整是PIII的两倍，P4还对每一个管线的复杂进程进行了简化。

　　改进的分支预报单元——Intel 声称NetBurst 错误预报削减了P6设计原预计性能的33%之多。P4处理器改进了其精确度，并存储更多的关于过去分支信息在一个更大的容量中，4K 分支目标缓冲器是PIII的8倍，这对于分支预报提供了更好的算法。两倍时钟的运算器——NetBurst 有一对简单的算术逻辑单元(ALUs)，它用于处理特定的整数运算。这些单元运行速度是处理器的两倍。例如，在1.5GHz Pentium 4处理器中，他的运行速度是3GHz。两倍时钟速度是一个巧妙的设计，深管线的P4 需要它来保持它的工控。 　　执行轨迹追踪缓冲——像PIII和Athlon这些同时代的x86处理器的译码x86指令更小，处理它们之前执行bite-sized操作（Inter 称之为微操作）。这允许x86处理器有更多RISC-like 设计，但是译码的x86指令执行要用时间。NetBurst 的执行踪迹缓存代替常规的L1指令缓存,它储存了micro-ops 而不是x86指令。Intel 关于踪迹缓存的准确的大小不是很大，但是他们宣称它可以存储12,000micro-ops。

　　P4的NetBurst L1 数据缓存仅仅是奔腾III 的大小的一半, 仅 8K。远小于Athlon 的64K 数据缓冲。这个设计是因为更较小的缓存有更低的传输延迟时间,所以Intel 选择这个缓存的大小。如果Athlon 和PIII 数据缓存是3周期传输延迟时间，那么P4的L1数据缓存传输延迟时间是2周期。这是P4保持深管线很好的储存计划的一部分。

　　P4的 L2 缓存是 256K, 和Athlon和PIII相仿, 但是它的发热更少。P4的L2缓存接口是2