RTL、FSM和SOC在VHDL（EDA）中分别是什么含义啊？？

RTL
寄存器传输级
FSM
有限状态机
SOC
数模混合集成电路

RTL描述是可以表示为一个有限状态机
或是一个可以在一个预定的时钟周期边界上进行寄存器传输的更一般的时序状态机
有限状态机（Finite State Machine, FSM）的定义如下。

包含一组状态集（states）、一个起始状态（start state）、一组输入符号集（alphabet）、一个映射输入符号和当前状态到下一状态的转换函数（transition function）的计算模型。当输入符号串，模型随即进入起始状态。它要改变到新的状态，依赖于转换函数。在有限状态机中，会有许多变量，例如，状态机有很多与动作（actions）转换(Mealy机)或状态（摩尔机）关联的动作，多重起始状态，基于没有输入符号的转换，或者指定符号和状态（非定有限状态机）的多个转换，指派给接收状态（识别者）的一个或多个状态，等等。
数模混合集成电路(SOC)
http://zhidao.baidu.com/question/541955.html