HTDL硬件描述语言的优缺点

硬件描述语言HDL（Hardware Description Language）是一种用形式化的方法来描述数字电路和系统的语言。数字电路系统的设计者利用这种语言可以从上层到下层（从抽象到具体），逐层描述自己的设计思想，用一系列分层次的模块来表示极为复杂的数字系统。然后利用EDA工具逐层进行仿真验证，再把其中需要变成具体物理电路的模块组合经由自动综合工具转换成门级电路网表。接下来用专用集成电路（ASIC）或现场可编程门阵列（FPGA）自动布局布线工具把网表转换成具体的电路布线结构。
硬件描述语言的发展至今已经有20多年的历史。现在主要的语言VHDL(Very High Speed Integerated Hardware Description Language)和Verilog HDL（Verilog Hardware Description Language）适应了历史发展的趋势和要求，先后成为IEEE标准。
由我看来，语言的出现就是用语言描述替代图形化（元件拼凑）设计，把我们要实现的功能和思想用语言的形式写出来，转换成实际电路的工作就交给EDA工具去做，从而简化了我们设计的工作，节约了开发的时间。也可以这么说，对于硬件不是特别明白的人也不必要去了解过多的关于电路的东西就可以开始做开发，对于科研人员可能更为有用。