什么叫内存的时钟触发沿？

来源：百度知道 编辑：UC知道 时间：2024/06/07 00:17:45
偶素硬件菜鸟 最近看关于内存的知识 经常提到一个时钟触发沿的概念 说DDR内存在这个时钟触发沿的上下沿都能传输数据

这是个什么概念？？上沿和下沿又是什么意思？？？？请大大详尽解答

学过数字电路么？如果没有，那就不好说了。简单来讲，DDR这是DRAM，是一种时序器件，其运行速度由CLK（时钟）信号控制，由于时钟信号在数字电路中的形式是交替出现的高低电平（逻辑上的1和0），一个高电平和一个低电平信号的持续时间之和是一个时钟周期，其倒数就是DDR的工作频率，拿DDR400来说，它的时钟周期是200MHz,由于在时钟触发沿的上下沿都能传输数据，所以它的数据周期是400MHz,这就是DDR400名字的含义。
在器件的物理实现中不可能从低电平瞬间变成高电平，这是因为Mos场效应的G极（栅极）有寄生电容（不可避免），阻止了电压的突变，这很容易理解。所谓上沿就是从低电平变成高电平的那段时间，同理下沿就是从高电平变成低电平的那段时间，这下该懂了吧，呵呵～～～
这是时钟信号的波形:_/~\__/~\__/~\__/~\__/~\__/~\__/~\__/~\___,
其中“__”是低电平。
“/” 是上沿。
“~” 是高电平。
“\” 是下沿。
--------电子科技大学