在使用maxplus编译时，为什么会出现: Current license file does not include the

maxplus 所支持的VHDL 和Verilog HDL 语言十分有限，很多标准命令都是不能用的，我记得for循环就不能用。具体可以参看帮助菜单里的相应语言的support范围

不过话说回来，MAXPLUS 从电路的绘制设计角度上讲是非常易于上手的，功能也满足初步学习使用的需要。