EDA课程设计出租车计价器的VHDL语言设计的程序

给我具体的要求，不出意外2天后给你，不会耽误你吧，但是希望在加点分 ，我们一般都用的QuartusII5仿真的，不好意思，我这一阵子有点忙，这是我同学以前做的，我还没来的急看了，你看看符合你的要求吗？如果那里不符合，告诉我，我再改。这个肯定不能自动满足你上诉的要求的，这些事是要求你自己加信号的，你自己该也可以，比如你没有要求半道停车的，在仿真时就屏蔽stop端口就行了，至于缺少什么功能，你在告诉我。
出租车计价器VHDL程序与仿真

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity taxi is
port ( clk_240 :in std_logic; --频率为240Hz的时钟
start :in std_logic; --计价使能信号
stop:in std_logic; --等待信号
fin:in std_logic; --公里脉冲信号
cha3,cha2,cha1,cha0:out std_logic_vector(3 downto 0); --费用数据
km1,km0:out std_logic_vector(3 downto 0); --公里数据
min1,min0: out std_logic_vector(3 downto 0)); --等待时间
end taxi;
architecture behav of taxi is
signal f_15,f_16,f_1:std_log