VHDL语言中每条语句耗时是多少 ？

来源：百度知道 编辑：UC知道 时间：2024/05/04 12:19:58
比如说，这样一条case语句用时是多少？它算做一条语句吗？
when s0=>rc<='0';cs<='0';byte<='0';

这个不像软件,执行一条语句到下一条语句之间存在一定的延时,我想你还不懂什么叫硬件描述语言.
VHDL每一条语句最终生成的是一堆电路,记得是一堆实实在在的电路,不是生成一堆来执行什么功能的程序...

还是不明白的话请查看:
http://hi.baidu.com/sex%5Fappeal/blog/item/9ea2b4257d1a646334a80fef.html
所以不存在什么延时问题,所谓的延时,只是输入到输出的延时,执行语句的耗时那是不存在这种说法的...