vhdl语言设计中编程风格的问题

从程序综合的角度讲，变量是一个中间量，就象做数学题设的未知数，它对系统结构影响不大；信号则不同，它是程序中重要的组成部分，有着严格的要求，例如不能对同一信号进行重复的并行赋值，在同一进程中如果对同一信号多次赋值，则只有该进程中的最后一次赋值有效。综合器会对信号从全局的角度来设计相应的逻辑。
从硬件设计复杂度的方面讲，变量的占用的资源较少，它的大部分逻辑、算术运算都直接引用库函数，所以运算速度快；信号的运算形式虽不如变量灵活，但它能够在整个程序中进行传递，信号占用芯片的资源要多一些，它就类似电路中的缓冲器。

没有什么不同
只是在硬件的综合和编译是会产生不同的逻辑