UC知道哪个达人能告帮我修改和翻译下这一小段文章！！谢谢了
来源：百度知道 编辑：UC知道 时间：2024/05/28 18:47:09
传统转速表在测量时精度低、可靠性差，测量精度随着被测信号频率的下降而降低，在实用中有很大的局限性。
Traditional tachometer is low accuracy，Poor reliability when they are measuring, and measurement accuracy with the decline in the frequency of the measured signal to reduce, so There are a lot of limitations in practical applications.
而等精度数字转速表不仅有较高的测量精度，而且能够在整个测量范围内保持相等的精度。
Equal-accuracy digital tachometer not only have the higher of measurement accuracy, but also can be keep equal accuracy is in the entire measuring range.
本文利用等精度测频原理, 提出了基于FPGA 的等精度数字转速表的设计方案。
The design scheme of equal-accuracy digital tachometer on FPGA is proposed by using equal precision for frequency theory in this paper.
系统首先消除了输入信号中的噪声，使脉宽<10/fclk 的噪声信号不会对测量产生影响。
System first eliminates the noise of the input signal ,so the noise signals which is less than 10／fclk have no effect to the results of the measurements．
设计采用了两个同步的16位计数器实现计数部
用的GOOGLE/自己以后去这里哦哦!
文章如下，没有翻译的句子给帮翻译一下，翻译好的给修改一下〜 〜 〜
传统转速表在测量时精度低，可靠性差，测量精度随着被测信号频率的下降而降低，在实用中有很大的局限性。
传统测速精度低，可靠性欠佳时，测量，以及测量精度的下降，频率测量信号，以减少，所以有很多的限制，实际应用。
而等精度数字转速表不仅有较高的测量精度，而且能够在整个测量范围内保持相等的精度。
等精度数字转速表不仅具有较高的测量精度，而且还可以保持同等精度在整个测量范围。
本文利用等精度测频原理，提出了基于FPGA实现的等精度数字转速表的设计方案。
该设计方案的平等高精度数字测速FPGA的提议用等精度频率的理论方法。
系统首先消除了输入信号中的噪声，使脉宽“ 10/fclk的噪声信号不会对测量产生影响。
系统首先消除了噪声的输入信号，所以噪声信号少于10/fclk没有影响到结果的测量。
设计采用了两个同步的16位计数器实现计数部分，从而无需选择量程便可实现宽频段高精度的频率测量。
在计算频率模块调用了的Quartus Ⅱ中自带的宏功能模块，实现了乘除法运算。
最后用十进制显示电路将测量的转速结果输出。
另外系统还带有转速超限报警，转速过慢报警和转速过快报警等功能。
有预警功能的超极限转速，预警功能的速度太低，速度太快，除了在系统中。
当所测量的转速超过预先设定值，就会发出报警提示。
作为转速测量超过此值，发出警告。
整个系统在闸门时间内的总误差时间只有1/fclk ，且在整个量程中具有相同的测量精度，
在错误的时间是在门低1/fclk秒，同样的精度可以保持稳步在整个测量范围。
当提高测速系统的标准信号频率时，可进一步提高测量的精度。
何时
整个系统在一片FPGA的芯片上实现，系统测量精度高，实时性好，具有灵活的现场可更改性。整个系统是实现一个F