vhdl中三中行为、数据流、结构描述方式的根本区别

vhdl中没有上述三种描述方式

verilog hdl中才有。

数据流相当于直接设计电路的连线，连好了所有语句并发执行。

行为流有点像C语言，可以表述一些按顺序执行的功能。

结构风格描述把电路分成各个功能不同的模块来描述，对于设计有很多重复功能部分的电路来说很方便。