VHDL语言对于CPLD的编程

--原创
--cpld与电脑串行通信
----
library ieee; --本程序在把N设为信号时，接收的第一个信号不对，有待研究
--经研究有if就必须有else与之配对，否则会产生错误
--后来在将N设为变量时，经修改在38行加上了else,经验证正确
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity chuan is
port(clk0,clk1:in std_logic;
rxd:in std_logic;
led:out std_logic_vector(7 downto 0)
);
end chuan;
architecture one of chuan is
signal ready:std_logic; --接收信号
signal ready_fan:std_logic; --允许检测信号
signal N:integer range 0 to 8;
begin

process(rxd,ready_fan)
variable ready_flag:std_logic; --允许接收信号
begin
if ready_fan='1' then ready<='0';
ready_flag:='0'; --第8个数据接收完毕，关闭接收，允许检测
elsif rxd'event and rxd='0' and ready_flag='0' then --检测电平的变化，一旦高变低
rea